# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

01-298600

(43)Date of publication of application: 01.12.1989

(51)Int.CI.

G11C 17/00

(21)Application number : **63–129156** 

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

**26.05.1988** (72)Invent

(72)Inventor: MURAKAMI HIROAKI


SAITO SHINJI

# (54) SEMICONDUCTOR MEMORY

# (57)Abstract:

PURPOSE: To efficiently and rapidly rewrite a part of areas in an inner storage element by providing the title device with a storage circuit for selecting the optional number of blocks to be erased and a block erasing circuit for applying a block erasing signal to the selected blocks.

CONSTITUTION: The storage area of the inner storage element 11 is divided into n blocks 111W11n and a batch erasing circuit 12 is connected to these blocks. In addition, a decoder circuit 13 is connected to the blocks 111W11n to decode an address signal applied from the external, select optional one or plural blocks out of the blocks 111W11n and collectively erase the contents of all the selected blocks. A storage circuit 16 changes its state by a block selection signal outputted from a block selection circuit 15, determines the block to which a signal is applied and impress a block erasing signal only to the determined block. Thereby succeeding writing is executed only in the erased blocks, so that the erasing and writing time can be shortened.



#### LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

⑩ 日本国特許庁(JP)

① 特許出願公開

# ⑫ 公 開 特 許 公 報 (A)

平1-298600

⑤Int. Cl. ⁴

識別記号

庁内整理番号

❸公開 平成1年(1989)12月1日

G 11 C 17/00

309

C - 7341 - 5B

審査請求 有 請求項の数 2 (全4頁)

❷発明の名称

半導体記憶装置

②特 願 昭63-129156

頤 昭63(1988)5月26日 22出

**@発 明** 者 村上 浩 明 神奈川県川崎市幸区小向東芝町1 株式会社東芝多摩川工

神奈川県川崎市幸区小向東芝町1

株式会社東芝多摩川工

勿出 顋 株式会社東芝 神奈川県川崎市幸区堀川町72番地

⑪代 理 人 弁理士 佐藤 外2名

1. 発明の名称

半導体記憶装置

#### 2. 特許請求の範囲

1. 電気的に書込み及び消去可能な不揮発性。 内部記憶業子を有する半導体記憶装置において、

前記内部記憶素子は、互いに独立的に書込み及 び消去可能な複数のプロックに分割されたもので あり、さらに、

前記プロックのうちの消去すべき任念数のプロ ックを選択するプロック選択信号を出力するプロ ック選択回路と、

『前紀プロック選択信号を記憶して、前記消去す べき任意数のプロックを選択する記憶回路と、

前紀選択されたブロックに対してブロック消去 信号を加えるブロック消去回路と、

を解えることを特徴とする半時体記憶装置。

2. 記憶回路は、ブロック選択回路からのブ

ロック選択信号に基づいて状態を変化させ、プロ ック消去回路からのプロック消去信号をどのプロ ックに加えるかを決めるものであることを特徴と する請求項1記載の半導体記憶装置。

### 3. 発明の詳細な説明

(発明の目的)

(産業上の利用分野)

本発明は、半導体記憶装置に関する。。

(従来の技術)

市気的に害込み及び消去可能な内部記憶素子を 有する不剛危性半導体記憶装置の一例を第5図に 示す。内部紀憶素子(セル)1には統出し回路2、 書込み回路3及び消去回路4が接続されている。 それらの各回路2~4によって、読出し、書込み 及び消去が行われる。その消去回路4による消去 方法としては、

- ① 秦子の記憶領域毎に消去する第1の方法。
- ② 菜子の全ての記憶領域を一括して消去する 第2の方法。

### 特開平1-298600 (2)

の2通りの方法があった。

(危明が解決しようとする課題)

上記従来の第1及び第2の2通りの電気的消去 方法には、それぞれ次のような問題点があった。 即ち、

- a 前記第1の方法には、素子の記憶領域数が多いと消去時間が長くなるという問題がある。 しかも、それらの領域数が多くなると、それについて消去時間もさらに長くなるという問題がある。
- b 前記第2の方法には、その方法を、煮了のデータの者換えを煮了のうちの一部分の領域について行う場合について採用した場合には、消去は一括的に行えるものの、その後に全ての領域について可度普込みを行わなければならず、その全ての領域についての普込みには多大の時間がかかるという問題がある。

水危明は、上記に鑑みてなされたもので、その 目的は、内部記憶素子の一部の領域についての書 換えを短時間で効率良く行うことのできる半導体

去可能な複数のプロックに分割されている。それらのプロックのうち消去すべき任意数のプロックを選択するプロック選択信号がプロック選択信号がプロックが記憶回路に記せされ、任意数のプロックが選択が選択されたプロックに対してプロック消去信号がプロックによって出版を変化させ、どのプロックに加える。それにより、決めたプロックに対してプロックに加える。それにより、決めたプロックに対してプロックに加える。それにより、決めたプロックに対してプロックのみの消去に対して、決めたプロックのみの消去が行われた。といるできる。これにより、消去及び者込みの時間が短縮される。

#### (実施例)

第1図は、本発明の一実施例の全体構成図である。同図において、11は内部記憶素子である。 その素子11においては、素子の記憶領域がn個 紀憶装置を提供することにある。

(課題を解決するための手段)

本念明の半導体記憶装置は、電気的に書込み及び消去可能な不確念性内部記憶素子を行する半導体記憶装置において、前記内部記憶素子は、互いに独立的に書込み及び消去可能な複数のプロックに分割されたものであり、さらに、前記プロックのうちの消去すべき任意数のプロック選択回路と、前記プロック選択信号を記憶して、前記消去すべき任意数のプロックを選択する記憶回路と、前記扱のプロックを選択する記憶回路と、前記選択されたプロックに対してプロック消去信号を加えるプロック消去回路と、を備えるものとして構成される。

さらに、記憶回路は、プロック選択回路からの プロック選択信号に基づいて状態を変化させ、プロック消去回路からのプロック消去信号をどのプロックに加えるかを決めるものとして構成される。

(作用)

内部記憶素子は、互いに独立的に書込み及び消

のブロック 1  $1_1$   $\sim$  1  $1_n$  に分割されている。 それらのブロック 1  $1_1$   $\sim$  1  $1_n$  には一括消去回路 1 2 か接続されている。その一括消去回路 1 2 からの消去信号により、全てのブロック 1  $1_1$   $\sim$  1  $1_n$  の内容が一括して消去される。

さらに、プロック11 ~11 n にはデコーグ 回路13か接続されている。そのデコーグ回路 1 3 は、外部から加えられるアドレス信号をデコードしてプロック11 ~11 n のうちの任意の ものを1又は複数 び、選んだ全でのプロックの 内容を一括的に消去するように構成されている。 即ち、デコーグ 回路13はプロック 選択 回路15 は、外部から加えられるアドレス 信号をデコードして次の 不揮発性の記憶 阿路16に加える。記憶 阿路16 c に プロック 選択 回路15から 加えられる信号 に が で で 第1 出力 探16 n の 任 党の 1 6 n の 任 党の 1 又は 数 の もの に 第1 出力 を 出力 する。第1出力 は 次 及 の A N D ゲート 1 7 n ~

#### 特開平1-298600 (3)

17<sub>n</sub> の任意のものの一方の人力端子に加えられる。それらのANDゲート17<sub>1</sub> ~17<sub>n</sub> の他方の入力端子には、プロック消去回路18からのプロック消去信号が加えられる。これにより、

 $AND Y- N17_1 \sim 17_n$  のうちの第1出力が加えられているものの第2出力線  $19_1 \sim 19_n$  に第2出力(消去電圧)が出力される。第2出力は第2出力線  $19_1 \sim 19_n$  を延じてブロック  $11_1 \sim 11_n$  に加えられる。ブロック  $11_1 \sim 11_n$  のうちの第2出力の加えられた任意数のブロックの内容が一括的に消去される。

第2図は、第1図の鎖線部分の一具体例を示す 回路図である。第2図からわかるように、記憶回 路16は複数の不秤免性素子16aを窺えたもの として構成されている。さらに、この第2図にお いては、ANDゲート17<sub>1</sub> として増幅器21を 用い、プロック選択回路15からの出力と消去が 伊られるように構成している。そして、その不輝 発性素子16aが書込まれずに導通状態にある場 合には消去地圧 V EP (第2出力) が第2出力線 19 m から出力されない。また、その不僅免性素子 16 a が書込みにより非再通状態にある場合には消去地圧 V EPが第2出力線 19 m から第2出力として出力され、ブロック 11 m が消去される。よって、ブロック 11 つ 11 m のうちの消去しようとする ブロックに対応する 不揮発性素子 16 a に書込めばそれらの消去しようとする ブロックの一括消去が可能である。

第3図は、第2図の不揮発性素子16aとしてEPROM16aiを有するものを用いた場合のものを示す。プロック11iのみを選択するには、全てのEPROMのうちEPROM16aiのみにお込み(ホットエレクトロンのホットエレクトロンへの注人)を行う。これにより、通常の電板電圧Vccの印加時には、EPROM16aiのみが非導通状態にあり、その他のEPROM(図示せず)は導通状態にある。この状態において、プロック消去回路18から消去電圧Vppを出力させ

ると、EPROM16al は非導通状態にあることから、その消去電圧 $V_{EP}$ はそのままプロック11<sub>1</sub> に加えられ、消去が行われる。これに対し、その他のEPROMは導通状態にあることから消去電圧 $V_{EP}$ は抵抗Rで降下してその他のプロック11 $_2\sim11_n$  には印加されず、消去は行われない。従って、消去したいプロック(11 $_1\sim11_n$ )に対応するEPROMに予め皆込みをしておけば、消去したいプロックのみの消去を一括的に行うことができる。EPROMの咨込みの消去は、紫外線の照射によって行われる。

ただし、集外線を通さないようにパッケージングした場合のように集外線の照射によって消去が不可能な場合には、EPROMに代えてEEPROMを用いればよい。第4四は、その場合の一例を示すものである。EEPROM26alの消去は、リセット信号出力回路26bから出力されるリセット信号によって電気的に行われる。

このようにして、内部記憶者予11中の特定の 任意数のプロックが一括して消去される。この後 は、消去したプロックについてのみ苔込みを行え ばよい。

上記実施例によれば以下の効果が得られる。

#### (1) 前記従来技術①の問題点 a の改善

従来技術①によれば、素子の記憶領域数に比例 して消去時間が長くなる。しかしながら、上記実 施例によれば、消去すべき記憶領域を一括して消 去するようにしたので、その分消去時間が短縮で きる。

#### (2) 前記従来技術②の問題点もの改善

従来技術のによれば、素子の記憶領域の書換えを一部のものについて行う場合でも、全ての記憶領域を消去しなければならず、その全ての領域について書込を行う必要があった。しかしながら、上記火施例によれば、消去した記憶領域についてのみ書込みを行えばよく、書込み時間の短縮になる

#### (発明の効果)

本允明によれば、内部記憶者子を複数のブロックに分け、それらのブロックのうちの任意の1又


## 特開平1-298600 (4)

は複数のもののみを一括して消去可能としたので、 内部記憶器子のうちの一部についてのみ書換えを 行う場合に、必要な部分のみの消去及び書換えを 行って、それに要する時間を無駄のない極力短い ものとすることができる。

#### 4. 図面の簡単な説明


第1図は本発明の一実施例の要部を示すプロック図、第2図はその一部を具体化した回路図、第3図及び第4図はそのそれぞれ異なる具体例を示す回路図、第5図は従来例のプロック図である。
11…内部記憶素子、11<sub>1</sub>~11<sub>n</sub> … プロック、13… デコーグ、15… ブロック選択回路、

16…記憶回路、18…ブロック消去回路。



第5図

出願人代理人 佐 绥 一 雄



# This Page is inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

ч	BLACK BURDERS
	IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
	FADED TEXT OR DRAWING
A	BLURED OR ILLEGIBLE TEXT OR DRAWING
	SKEWED/SLANTED IMAGES
	COLORED OR BLACK AND WHITE PHOTOGRAPHS
	GRAY SCALE DOCUMENTS
	LINES OR MARKS ON ORIGINAL DOCUMENT
	REPERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
	OTHER:

IMAGES ARE BEST AVAILABLE COPY.
As rescanning documents will not correct images problems checked, please do not report the problems to the IFW Image Problem Mailbox